安华高在40nm CMOS工艺上实现25Gbps的SerDes内核

　　Avago SerDes内核的主要差异在于采用独特的决策反馈等化(DFE, Decision Feedback Equalization)技术，带来更低的总体功耗和同类产品中**的数据延迟、抗噪能力、抖动和串音干扰特性表现。由于Avago采用了模块化和多重速率结构，它的SerDes内核具有非常高的集成度，容易达成数百个通道的设计。
 
　　为设计工程师带来优秀的灵活度，Avago丰富广泛的SerDes产品线非常适合光学、铜电缆和背板应用，并支持包括PCI Express、光纤通道、XAUI、CEI-11G、10GBASE-KR和SFI等标准。
 
　　“通过25Gbps的性能演示，Avago持续保持IP开发上的**地位。”Avago公司ASIC产品事业部副总裁兼总经理Frank Ostojic表示，“我们提早达成这个里程碑可以说体现了Avago提供满足客户越来越高带宽需求SerDes IP的长期承诺。”
 
　　目前SerDes的出货总通道数已经超过九千五百万，Avago在提供高可靠性且高性能的ASIC产品上拥有辉煌的纪录，并通过超过30年的设计经验、成熟**的阶层式设计方法以及涵盖多重标准的知识产权，形成提供网络连线、计算和存储应用功能复杂ASIC产品的成功基础。